Инженер по UVM верификации
Стэк
perlpythonbashlinuxc
Описание
Верификация IP-блоков и СнК с использованием SystemVerilog/UVM: планирование тестовых планов, разработка верификационных окружений, автоматизация тестирования скриптовыми языками, регрессионное тестирование в CI. Требуется опыт верификации и/или разработки RTL для FPGA или ASIC от 3 лет, уверенное знание SystemVerilog и ООП-подмножества, владение скриптовыми языками (perl/python/tcl/shell), Linux. Уровень Middle/Senior. Гибридный формат, офисы в Москве, Санкт-Петербурге, Нижнем Новгороде и Минске. Зарплата обсуждается индивидуально.
Откликнуться
Telegram: @fr_rec
Оригинальный пост: https://t.me/workayte/4253
AI-инструменты для отклика
- Сгенерировать сопроводительное письмо под эту вакансию
- Проверить совместимость резюме с вакансией (% соответствия)
- Проверить резюме онлайн по критериям